Français dropdown-ico

Manuel d’utilisation Xilinx XAPP721

12 pages 0.24 mb
Télécharger

Aller à la page of 12

Summary
  • Xilinx XAPP721 - page 1

    © 2005 – 2006 Xilinx, Inc. All rights reserved. XI LINX, the Xilinx logo , and other de signated br ands included herein are tradem a rks of Xilinx, Inc. All other trademarks are the property of their respectiv e owners . Summary This application note describes a data capture techniq ue fo r a high-perf ormance DDR2 SDRAM interf ace. This te chn ...

  • Xilinx XAPP721 - page 2

    Write Datapath R Write Datapath The write datapath uses the built-in OSER DES av ailable in e ver y Vir tex-4 I/O . The OSERDES transmits the data (DQ) and strobe (DQS) signals. The memory specification r equires DQS to be transmitted cent er-aligned with D Q. The strobe ( DQS) forw arded to t he memor y is 180 degre es out of phase with CLKfa st_0 ...

  • Xilinx XAPP721 - page 3

    Write Datapath R Figure 3: Write Data T ransmitted Using OSERDES Figure 4: Write Str obe (DQS) and Data (DQ) Timing f or a Write Latency of Four D1 D2 D3 D4 CLKDIV CLK CLKdiv_90 CLKfast_90 OSERDES DQ IOB ChipSync TM Circuit Write Data W ords 0-3 X721_03_080305 CLKf ast_0 Clock F orwarded to Memor y De vice Command WRITE IDLE D0 D1 D2 D3 Control (CS ...

  • Xilinx XAPP721 - page 4

    Write Datapath R Write Timing Analysis Ta b l e 1 shows the write timing analys is f or an interface at 333 MHz (667 Mb/s). Ta b l e 1 : Write Timing Analysis at 333 MHz Uncertainty Parameter s V alue Uncer tainties before DQS Uncer tain ties after DQS Meaning T CLOCK 3000 Clock period. T MEMOR Y_DLL_DUTY_CYCLE_DIST 150 150 150 Duty-cycle distor ti ...

  • Xilinx XAPP721 - page 5

    Write Datapath R Controller to Writ e Datapath Interface Ta b l e 2 lists the signals required f rom the controller to th e write datapath. Ta b l e 2 : Controller to Write Datapath Signals Signal Name Signal Width Signal Description Notes ctrl_WrEn 1 Output from the con troller to the write datapath . Write DQS and DQ generation begins when this s ...

  • Xilinx XAPP721 - page 6

    Write Datapath R Figure 5: Write DQ Generation with a Write Latenc y of 4 and a Bur st Length of 4 Figure 6: Write DQS Generation for a Write La tenc y of 4 and a Burst Length of 4 CLKdiv_0 CLKdiv_90 CLKfast_90 Clock F orwarded to Memory Device Command WRITE IDLE D0 D1 D2 D3 Control (CS_L) Strobe (DQS) ctrl_WrEn ctrl_wr_disable OSERDES Inputs D1, D ...

  • Xilinx XAPP721 - page 7

    Read Datapath R Read Datapath The read datapath co mprises the read data capture and recaptur e stages . Both stages are implemented in the built-in ISERDES a vailable in e very Vir te x-4 I/O . The IS ERDES has three clock inputs: CLK, OCLK, and CLKDIV . The read data is captured in t he CLK (DQS) domain, recaptured in the OCLK (F PGA f ast cloc k ...

  • Xilinx XAPP721 - page 8

    Read Datapath R Ta b l e 3 shows the read timing analysis at 333 MHz re quired to deter mine the dela y required on DQ bits f or center ing DQS in the data v alid window . P er Bit Deskew Data Capture T echnique T o ensure reliable data capture in the OCLK and CLKDIV domains in the ISERDES , a training sequence is required after memory initializati ...

  • Xilinx XAPP721 - page 9

    Read Datapath R Figure 8 shows the timing w avef orm f or read data and strobe dela y deter mination. The wa vef or ms on the left show a case where the DQS is dela yed due to BUFIO and clo cking resource, and the ISE RDES outputs do not match the expected data patter n. Th e wa vef or ms on the right show a case where the DQS and DQ are delay ed u ...

  • Xilinx XAPP721 - page 10

    Read Datapath R Controller to Read Datapath Interface Ta b l e 4 lists the control signals between the contro ller and the read datapath. Ta b l e 4 : Signals between Contr oller and Read Datapath Signal Name Signal Width Signal Description Notes ctrl _Dummyread_Star t 1 Output fro m the controlle r to the read data path. When th is signal is asser ...

  • Xilinx XAPP721 - page 11

    Reference Design R The ctrl_RdEn signal is requir ed to validate read data because the DDR2 SDRAM de vices do not provide a r ead v alid or read-enab le signal along with read data. The controlle r generates this read-enable signal based on the CAS latency and the b urst length. This read-enable signal is input to an SRL16 (LUT -based shift registe ...

  • Xilinx XAPP721 - page 12

    Reference Design Utilization R Reference Design Utilization Ta b l e 5 lists the resource utilization f or a 64-bit interf ace including the physical la yer , the controller , the user interf ace, and a synthesizab le test bench. Conc lusion The data capture technique e xplained in th is application note using ISERDES provides a good margin f or hi ...

Fabricant Xilinx Catégorie Computer Hardware

Les documents que nous recevons du fabricant de l'appareilXilinx XAPP721 peuvent être divisés en plusieurs groupes. Ceux-ci sont, entre autres:
- dessins techniques Xilinx
- manuels d’utilisations XAPP721
- fiches produit Xilinx
- dépliants
- ou étiquettes-énergie Xilinx XAPP721
Tous sont importants, mais les informations les plus importantes du point de vue de l'utilisation de l'appareil se trouvent dans le manuel d’utilisation Xilinx XAPP721.

Un groupe de documents appelé manuels d’utilisation est également divisé en types plus spécifiques, tels que: Manuels d’installation Xilinx XAPP721, manuels d’entretien, brefs manuels ou manuels de l’utilisateur Xilinx XAPP721. Selon vos besoins, vous devriez chercher le document dont vous avez besoin. Sur notre site, vous pouvez voir le manuel le plus populaire d’utilisation du produit Xilinx XAPP721.

Manuels d’utilsiation similaires

Manuel d’utilisation complet de l’appareil Xilinx XAPP721, quelle devrait-elle être?
Le manuel d’utilisation, également appelé le mode d’emploi, ou tout simplement le manuel, est un document technique destiné à aider à utiliser Xilinx XAPP721 par les utilisateurs. Des manuels sont généralement écrits par un rédacteur technique, mais dans un langage accessible à tous les utilisateurs Xilinx XAPP721.

Le manuel d’utilisation complet Xilinx, devrait inclure plusieurs éléments de base. Certains d'entre eux sont moins importants, tels que: la couverture / page de titre ou pages d'auteur. Cependant, la partie restante, devrait nous fournir des informations importantes du point de vue de l'utilisateur.

1. Introduction et des conseils sur la façon d'utiliser le manuel Xilinx XAPP721 - Au début de chaque manuel, nous devrions trouver des indices sur la façon d'utiliser le document. Il doit contenir des informations sur l'emplacement de la table des matières Xilinx XAPP721, FAQ ou des problèmes les plus fréquents - les points qui sont les plus souvent recherchés par les utilisateurs de chaque manuel
2. Table des matières - index de tous les conseils pour lXilinx XAPP721 qui peuvent être trouvés dans le document courant
3. Conseils sur la façon d'utiliser les fonctions de base de l’appareil Xilinx XAPP721 - qui devraient nous aider dans les premières étapes lors de l'utilisation Xilinx XAPP721
4. Troubleshooting - séquence systématique des activités qui nous aideront à diagnostiquer et ensuite résoudre les principaux problèmes de Xilinx XAPP721
5. FAQ - questions fréquemment posées
6. Détails du contact Informations sur l'endroit où chercher le contact avec le fabricant / service Xilinx XAPP721 dans un pays donné, si le problème ne peut être résolu par nous-mêmes.

Avez-vous une question à propos de Xilinx XAPP721?

Utiliser le formulaire ci-dessous

Si vous n’avez pas résolu votre problème avec Xilinx XAPP721, avec l'aide du manuel que vous avez trouvé, posez une question en utilisant le formulaire ci-dessous. Si un utilisateur a eu un problème similaire avec Xilinx XAPP721 il est probable qu’il a envie de partager la façon de le résoudre.

Réécrire le texte de l'image

Captcha
Nouvelle image

Commentaires (0)